

数据手册

Datasheet

APM32E030x8

基于 **Arm® Cortex®-M0+** 内核的 **32 位** 微控制器

版本: **V1.2**

1 产品特性

■ 系统与架构

- 32 位 Arm® Cortex®-M0+内核
- 72MHz 工作频率

■ 存储器

- Flash: 容量为 64KB
- SRAM: 容量为 8KB

■ 时钟

- HSECLK: 支持 4~32MHz 外部晶体/陶瓷振荡器
- LSECLK: 支持 32.768KHz 晶体/陶瓷振荡器
- HSICLK: 出厂校准的 8MHz RC 振荡器
- LSICLK: 支持 40KHz RC 振荡器
- PLL: 锁相环, 支持 2~16 倍频

■ 电源与电源管理

- V_{DD} 范围: 2.0~3.6V
- V_{DDA} 范围: V_{DD}~3.6V
- 支持上电/掉电复位 (POR/PDR)

■ 低功耗模式

- 支持睡眠、停机、待机三种模式

■ DMA

- 一个带 5 个通道的 DMA

■ 调试接口

- SWD

■ I/O

- 最多有 55 个 I/O
- 所有 I/O 都可以映射到外部中断向量
- 最多有 36 个容忍 5V 输入的 I/O

■ 通信外设

- 2 个 I2C 接口 (1Mbit/s), 支持 SMBus/PMBus。
- 2 个 USART 接口, 最高速率可达 6Mbit/s
- 2 个 SPI, 最大传输速度 18Mbit/s

■ 模拟外设

- 1 个 12 位的 ADC, 可支持 16+2 共 18 个通道

■ 定时器

- 1 个可以提供 7 通道 PWM 输出的 16 位高级定时器 TMR1, 支持死区生成和刹车输入等功能
- 5 个 16 位通用定时器 TMR3/14/15/16/17, 每个定时器有独立通道可以用来输入捕获、输出比较、PWM 与脉冲计数等功能
- 1 个 16 位基本定时器 TMR6
- 2 个看门狗定时器: 一个独立看门狗 IWDG 和一个窗口看门狗 WWDG
- 1 个 24 位自减型系统定时器 Sys Tick Timer

■ RTC

- 支持日历功能
- 在停机待机模式下可用于警报和周期唤醒

■ CRC 计算单元

■ 96 位唯一设备 ID

■ 芯片封装

- TSSOP20/QFN28/QFN32/QFN48/LQFP32/LQFP48/LQFP64

目录

1	产品特性	1
2	产品信息	6
3	引脚信息	7
3.1	引脚分布	7
3.2	引脚功能描述	11
3.3	端口复用列表	18
4	功能描述	20
4.1	系统架构	20
4.1.1	系统框图	20
4.1.2	地址映射	21
4.1.3	启动配置	22
4.2	内核	22
4.3	中断控制器	22
4.3.1	嵌套的向量式中断控制器(NVIC)	22
4.3.2	外部中断/事件控制器(EINT)	22
4.4	存储器	22
4.5	时钟	23
4.5.1	时钟树	23
4.5.2	时钟源	23
4.5.3	系统时钟	23
4.5.4	总线时钟	24
4.6	电源与电源管理	24
4.6.1	电源方案	24
4.6.2	调压器	24
4.6.3	电源电压监控器	24
4.7	低功耗模式	24
4.8	DMA	25
4.9	GPIO	25

4.10	通信外设.....	25
4.10.1	USART.....	25
4.10.2	I2C.....	25
4.10.3	SPI.....	26
4.11	模拟外设.....	26
4.11.1	ADC.....	26
4.12	定时器	26
4.13	RTC.....	28
4.14	CRC	28
5	电气特性.....	29
5.1	电气特性测试条件.....	29
5.1.1	最大值和最小值.....	29
5.1.2	典型值.....	29
5.1.3	典型曲线	29
5.1.4	电源方案	29
5.1.5	负载电容	30
5.2	通用工作条件下的测试.....	30
5.3	绝对最大额定值.....	31
5.3.1	最大温度特性	31
5.3.2	最大额定电压特性	31
5.3.3	最大额定电流特性	31
5.3.4	静电放电（ESD）	32
5.3.5	静态栓锁（LU）	32
5.4	存储器	32
5.4.1	Flash 特性.....	32
5.5	时钟	33
5.5.1	外部时钟源特性.....	33
5.5.2	内部时钟源特性.....	33
5.5.3	PLL 特性	34
5.6	电源与电源管理.....	34

5.6.1	上电/掉电特性	34
5.6.2	内嵌复位和电源控制模块特性测试	35
5.7	功耗	35
5.7.1	功耗测试环境	35
5.7.2	运行模式功耗	36
5.7.3	睡眠模式功耗	38
5.7.4	停机、待机模式功耗	40
5.7.5	外设功耗	41
5.8	低功耗模式唤醒时间	41
5.9	引脚特性	42
5.9.1	I/O 引脚特性	42
5.9.2	NRST 引脚特性	43
5.10	通信外设	44
5.10.1	I2C 外设特性	44
5.10.2	SPI 外设特性	45
5.11	模拟外设	47
5.11.1	ADC	47
5.11.2	温度传感器	48
6	封装信息	49
6.1	LQFP64 封装图	49
6.2	LQFP48 封装图	51
6.3	QFN48 封装图	54
6.4	LQFP32 封装图	56
6.5	QFN32 封装图	58
6.6	QFN28 封装图	60
6.7	TSSOP20 封装图	62
7	包装信息	64
7.1	带状包装	64
7.2	托盘包装	65
7.3	料管包装	66

8	订货信息	67
9	常用功能模块命名	68
10	版本历史	69

2 产品信息

APM32E030x8 产品功能和外设配置请参阅下表。

表格 1 APM32E030x8 系列芯片功能和外设

产品		APM32E030x8						
型号		F8P6	G8U6	K8U6	K8T6	C8U6	C8Tx	R8T6
封装		TSSOP20	QFN28	QFN32	LQFP32	QFN48	LQFP48	LQFP64
内核及最大工作频率		Arm® 32-bit Cortex®-M0+@72MHz						
工作电压		2.0~3.6V						
Flash(KB)		64						
SRAM(KB)		8						
GPIOs		15	23	27	25	39		55
通信接口	USART	2						
	SPI	1				2		
	I2C	0	1			2		
定时器	16 位高级	1						
	16 位通用	5						
	16 位基本	1						
	系统滴答定时器	1						
	看门狗	2						
实时时钟		1						
12 位 ADC	单元	1						
	外部通道	9	10					16
	内部通道	2						
工作温度		环境温度：-40℃ 至 85℃/-40℃ 至 105℃ 结温度：-40℃ 至 105℃/-40℃ 至 125℃						

3 引脚信息

3.1 引脚分布

图 1 APM32E030x8 系列 LQFP64 引脚分布图




图 2 APM32E030x8 系列 LQFP48 引脚分布图




图 3 APM32E030x8 系列 LQFP32 引脚分布图




图 4 APM32E030x8 系列 QFN48 引脚分布图




图 5 APM32E030x8 系列 QFN32 引脚分布图




图 6 APM32E030x8 系列 QFN28 引脚分布图





图 7 APM32E030x8 系列 TSSOP20 引脚分布图



3.2 引脚功能描述

表格 2 输出引脚表中使用的图例/缩写

名称		缩写	定义
引脚名称		除非引脚名称下方的括号中另有规定，否则复位期间和复位后的引脚功能与实际引脚名称相同	
引脚类型		P	电源引脚
		I	仅输入引脚
		I/O	I/O 引脚
I/O 结构		5T	5V 容忍 I/O
		5Tf	5V 容忍 I/O，FM+功能
		STDA	3.3V 标准、直接连接到 ADC 的 I/O
		STD	3.3V 标准 I/O
		B	专用 Boot0 引脚
		RST	内置弱上拉电阻的双向复位引脚
注意		除非注释另有规定，否则复位期间和复位后，所有 I/O 都设置为浮空输入	
引脚功能	默认复用功能	通过 GPIOx_AFR 寄存器选择此功能	
	附加功能	通过外设寄存器直接选择/启用此功能	

表格 3 APM32E030x8 引脚功能描述

名称 (复位后的功能)	类型	结构	默认复用功能	附加功能	TSSOP20	QFN28	QFN32	LQFP32	LQFP48 QFN48	LQFP64
VDD	P	-	芯片互补电源		-	-	-	-	1	1
PC13 ⁽¹⁾	I/O	STD	-	RTC_TS, RTC_OUT, WKUP2	-	-	-	-	2	2
PC14-OSC32_IN (PC14) ⁽¹⁾	I/O	STD	-	OSC32_IN	-	-	-	-	3	3
PC15-OSC32_OUT (PC15) ⁽¹⁾	I/O	STD	-	OSC32-OUT	-	-	-	-	4	4
PF0-OSC_IN (PF0)	I/O	5T	-	OCS_IN	2	2	2	2	5	5
PF1-OSC_OUT (PF1)	I/O	5T		OSC_OUT	3	3	3	3	6	6
NRST	I/O	RST	芯片复位输入/内部复位输出 (低电平有效)		4	4	4	4	7	7
PC0	I/O	STDA	EVENTOUT	ADC_IN10	-	-	-	-	-	8
PC1	I/O	STDA	EVENTOUT	ADC_IN11	-	-	-	-	-	9
PC2	I/O	STDA	EVENTOUT	ADC_IN12	-	-	-	-	-	10
PC3	I/O	STDA	EVENTOUT	ADC_IN13	-	-	-	-	-	11
VSSA	P	-	模拟地		-	-	0	-	8	12
VDDA	P	-	模拟电源		5	5	5	5	9	13

名称 (复位后的功能)	类型	结构	默认复用功能	附加功能	TSSOP20	QFN28	QFN32	LQFP32	LQFP48 QFN48	LQFP64
PA0	I/O	STDA	USART2_CTS	ADC_IN0, RTC_TAMP2, WKUP1	6	6	6	6	10	14
PA1	I/O	STDA	USART2_RTS, EVENTOUT	ADC_IN1	7	7	7	7	11	15
PA2	I/O	STDA	USART2_TX, TMR15_CH1	ADC_IN2	8	8	8	8	12	16
PA3	I/O	STDA	USART2_RX, TMR15_CH2	ADC_IN3	9	9	9	9	13	17
PF4	I/O	5T	EVENTOUT	-	-			-	-	18
PF5	I/O	5T	EVENTOUT	-	-			-	-	19
PA4	I/O	STDA	SPI1_NSS, USART2_CK, TMR14_CH1	ADC_IN4	10	10	10	10	14	20
PA5	I/O	STDA	SPI1_SCK	ADC_IN5	11	11	11	11	15	21
PA6	I/O	STDA	SPI1_MISO, TMR3_CH1, TMR1_BKIN, TMR16_CH1, EVENTOUT	ADC_IN6	12	12	12	12	16	22
PA7	I/O	STDA	SPI1_MOSI, TMR3_CH2, TMR14_CH1, TMR1_CH1N,	ADC_IN7	13	13	13	13	17	23

名称 (复位后的功能)	类型	结构	默认复用功能	附加功能	TSSOP20	QFN28	QFN32	LQFP32	LQFP48 QFN48	LQFP64
			TMR17_CH1, EVENTOUT							
PC4	I/O	STDA	EVENTOUT	ADC_IN14	-	-	-	-	-	24
PC5	I/O	STDA	-	ADC_IN15	-	-	-	-	-	25
PB0	I/O	STDA	TMR3_CH3, TMR1_CH2N, EVENTOUT	ADC_IN8	-	14	14	14	18	26
PB1	I/O	STDA	TMR3_CH4, TMR14_CH1, TMR1_CH3N	ADC_IN9	14	15	15	15	19	27
PB2	I/O	5T	-	-	-	-	16	-	20	28
PB10	I/O	5T	I2C2_SCL	-	-	-	-	-	21	29
PB11	I/O	5T	I2C2_SDA, EVENTOUT	-	-	-	-	-	22	30
Vss	P	-	数字地		-	16	0	16	23	31
Vdd	P	-	数字电源		16	17	17	17	24	32
PB12	I/O	5T	SPI2_NSS, TMR1_BKIN, EVENTOUT	-	-	-	-	-	25	33
PB13	I/O	5T	SPI2_SCK, TMR1_CH1N	-	-	-	-	-	26	34
PB14	I/O	5T	SPI2_MISO, TMR1_CH2N, TMR15_CH1	-	-	-	-	-	27	35

名称 (复位后的功能)	类型	结构	默认复用功能	附加功能	TSSOP20	QFN28	QFN32	LQFP32	LQFP48 QFN48	LQFP64
PB15	I/O	5T	SPI2_MOSI, TMR1_CH3N, TMR15_CH1N, TMR15_CH2	RTC_REFIN	-	-	-	-	28	36
PC6	I/O	5T	TMR3_CH1	-	-	-	-	-	-	37
PC7	I/O	5T	TMR3_CH2	-	-	-	-	-	-	38
PC8	I/O	5T	TMR3_CH3	-	-	-	-	-	-	39
PC9	I/O	5T	TMR3_CH4	-	-	-	-	-	-	40
PA8	I/O	5T	USART1_CK, TMR1_CH1, EVENTOUT, MCO	-	-	18	18	18	29	41
PA9	I/O	5T	USART1_TX, TMR1_CH2, TMR15_BKIN	-	17	19	19	19	30	42
PA10	I/O	5T	USART1_RX, TMR1_CH3, TMR17_BKIN	-	18	20	20	20	31	43
PA11	I/O	5T	USART1_CTS, TMR1_CH4, EVENTOUT	-	-	-	21	21	32	44
PA12	I/O	5T	USART1_RTS, TMR1_ETR, EVENTOUT	-	-	-	22	22	33	45

名称 (复位后的功能)	类型	结构	默认复用功能	附加功能	TSSOP20	QFN28	QFN32	LQFP32	LQFP48 QFN48	LQFP64
PA13 (SWDIO) ⁽²⁾	I/O	5T	IR_OUT, SWDIO	-	19	21	23	23	34	46
PF6	I/O	5T	I2C2_SCL	-	-	-	-	-	35	47
PF7	I/O	5T	I2C2_SDA	-	-	-	-	-	36	48
PA14 (SWCLK) ⁽²⁾	I/O	5T	USART2_TX, SWCLK	-	20	22	24	24	37	49
PA15	I/O	5T	SPI1_NSS, USART2_RX, EVENTOUT	-	-	23	25	25	38	50
PC10	I/O	5T	-	-	-	-	-	-	-	51
PC11	I/O	5T	-	-	-	-	-	-	-	52
PC12	I/O	5T	-	-	-	-	-	-	-	53
PD2	I/O	5T	TMR3_ETR	-	-	-	-	-	-	54
PB3	I/O	5T	SPI1_SCK, EVENTOUT	-	-	24	26	26	39	55
PB4	I/O	5T	SPI1_MISO, TMR3_CH1, EVENTOUT	-	-	25	27	27	40	56
PB5	I/O	5T	SPI1_MOSI, I2C1_SMBA, TMR16_BKIN, TMR3_CH2	-	-	26	28	28	41	57

名称 (复位后的功能)	类型	结构	默认复用功能	附加功能	TSSOP20	QFN28	QFN32	LQFP32	LQFP48 QFN48	LQFP64
PB6	I/O	5T	I2C1_SCL, USART1_TX, TMR16_CH1N	-	-	27	29	29	42	58
PB7	I/O	5T	I2C1_SDA, USART1_RX, TMR17_CH1N	-	-	28	30	30	43	59
BOOT0	I	B	启动选择		1	1	31	31	44	60
PB8	I/O	5Tf	I2C1_SCL, TMR16_CH1	-	-	-	32	-	45	61
PB9	I/O	5Tf	I2C1_SDA, IR_OUT, TMR17_CH1, EVENTOUT	-	-	-	-	-	46	62
Vss	P	-	数字地		15	0	0	32	47/0	63
VDD	P	-	数字电源		16	-	1	1	48	64

注意:

- (1) PC13, PC14 和 PC15 引脚通过电源开关进行供电, 而这个电源开关只能够吸收有限的电流 (3mA)。因此这三个引脚作为 GPIO 输出引脚功能时
有以下限制: 在同一时间只有一个引脚能作为输出, 作为输出脚时只能工作在 2MHz 模式下, 最大驱动负载为 30pF, 翻转频率不超过 2MHz, 并
且不能作为电流源 (如驱动 LED)。
- (2) 复位后, 这些引脚配置为 SWDIO 和 SWCLK 复用功能, SWDIO 引脚的内部上拉和 SWCLK 引脚的内部下拉被激活。

3.3 端口复用列表

表格 4 端口 A 复用功能配置

引脚名称	AF0	AF1	AF2	AF3	AF4	AF5	AF6
PA0	-	USART2_CTS	-	-	-	-	-
PA1	EVENTOUT	USART2_RTS	-	-	-	-	-
PA2	TMR15_CH1	USART2_TX	-	-	-	-	-
PA3	TMR15_CH2	USART2_RX	-	-	-	-	-
PA4	SPI1_NSS	USART2_CK	-	-	TMR14_CH1	-	-
PA5	SPI1_SCK	-	-	-	-	-	-
PA6	SPI1_MISO	TMR3_CH1	TMR1_BKIN	-	-	TMR16_CH1	EVENTOUT
PA7	SPI1_MOSI	TMR3_CH2	TMR1_CH1N	-	TMR14_CH1	TMR17_CH1	EVENTOUT
PA8	MCO	USART1_CK	TMR1_CH1	EVENTOUT	-	-	-
PA9	TMR15_BKIN	USART1_TX	TMR1_CH2	-	-	-	-
PA10	TMR17_BKIN	USART1_RX	TMR1_CH3	-	-	-	-
PA11	EVENTOUT	USART1_CTS	TMR1_CH4	-	-	-	-
PA12	EVENTOUT	USART1_RTS	TMR1_ETR	-	-	-	-
PA13	SWDIO	IR_OUT	-	-	-	-	-
PA14	SWCLK	USART2_TX	-	-	-	-	-
PA15	SPI1_NSS	USART2_RX	-	EVENTOUT	-	-	-

表格 5 端口 B 复用功能配置

引脚名称	AF0	AF1	AF2	AF3
PB0	EVENTOUT	TMR3_CH3	TMR1_CH2N	-
PB1	TMR14_CH1	TMR3_CH4	TMR1_CH3N	-
PB2	-	-	-	-
PB3	SPI1_SCK	EVENTOUT	-	-
PB4	SPI1_MISO	TMR3_CH1	EVENTOUT	-
PB5	SPI1_MOSI	TMR3_CH2	TMR16_BKIN	I2C1_SMBA
PB6	USART1_TX	I2C1_SCL	TMR16_CH1N	-
PB7	USART1_RX	I2C1_SDA	TMR17_CH1N	-
PB8	-	I2C1_SCL	TMR16_CH1	-
PB9	IR_OUT	I2C1_SDA	TMR17_CH1	EVENTOUT
PB10	-	I2C2_SCL	-	-
PB11	EVENTOUT	I2C2_SDA	-	-
PB12	SPI2_NSS	EVENTOUT	TMR1_BKIN	-
PB13	SPI2_SCK	-	TMR1_CH1N	-
PB14	SPI2_MISO	TMR15_CH1	TMR1_CH2N	-

引脚名称	AF0	AF1	AF2	AF3
PB15	SPI2_MOSI	TMR15_CH2	TMR1_CH3N	TMR15_CH1N

表格 6 端口 C 复用功能配置

引脚名称	AF0	AF1
PC0	EVENTOUT	-
PC1	EVENTOUT	-
PC2	EVENTOUT	-
PC3	EVENTOUT	-
PC4	EVENTOUT	-
PC5	-	-
PC6	TMR3_CH1	-
PC7	TMR3_CH2	-
PC8	TMR3_CH3	-
PC9	TMR3_CH4	-
PC10	-	-
PC11	-	-
PC12	-	-
PC13	-	-
PC14	-	-
PC15	-	-

表格 7 端口 D 复用功能配置

引脚名称	AF0	AF1
PD2	TMR3_ETR	-

表格 8 端口 F 复用功能配置

引脚名称	AF0	AF1
PF0	-	-
PF1	-	-
PF4	EVENTOUT	-
PF5	EVENTOUT	-
PF6	I2C2_SCL	-
PF7	I2C2_SDA	-


4 功能描述

本章主要介绍 APM32E030x8 系列产品系统架构、中断、片上存储器、时钟、电源、外设特点，有关 Arm® Cortex®-M0+ 内核的相关信息，请参考 Arm® Cortex®-M0+ 技术参考手册，该手册可以在 Arm 公司的网站下载。

4.1 系统架构


4.1.1 系统框图

图 8 APM32E030x8 系统框图



4.1.2 地址映射

图 9 APM32E030x8 系列地址映射图



4.1.3 启动配置

启动时，用户可设置 Boot 引脚的高低电平选择以下三种启动模式中的一种：

- 从主存储器(Flash)启动
- 从系统存储器(BootLoader)启动
- 从内置 SRAM 启动

若从 BootLoader 启动，用户可使用 USART 接口重新编程用户 Flash。

4.2 内核

APM32E030x8 的内核是 Arm® Cortex®-M0+，基于该平台开发成本低、功耗低，可提供优良的计算性能和先进的系统中断响应，兼容所有 Arm 工具和软件。

4.3 中断控制器

4.3.1 嵌套的向量式中断控制器(NVIC)

内置 1 个嵌套向量中断控制器（NVIC），NVIC 能够处理多达 32 个可屏蔽中断通道（不包括 16 个 Cortex®-M0+的中断线）和 4 个优先级；可直接向内核传递中断向量入口地址，从而达到低延迟的中断响应处理，能优先处理晚到的较高优先级中断。

4.3.2 外部中断/事件控制器(EINT)

外部中断/事件控制器有 32 个边沿检测器，每个检测器包含边沿检测电路、中断/事件请求产生电路；每个检测器可配置为上升沿触发、下降沿触发、双边沿触发，也能够单独屏蔽；最多 55 个 GPIO 可连接到 16 个外部中断线。

4.4 存储器

片上存储器包括主存储区、SRAM、信息块，其中信息块包括系统存储区、选项字节，系统存储区存放 BootLoader、96 位唯一设备 ID、主存储区容量信息；系统存储区出厂时已写入程序，不可擦写。

表格 9 片上存储区


存储器	最大容量	功能
主存储区	64 KB	存放用户程序和数据
SRAM	8 KB	CPU 能以 0 等待周期访问（读/写）
系统存储区	3KB	存放 BootLoader、96 位唯一设备 ID、主存储区容量信息
选项字节	16Bytes	配置主存储区读写保护、MCU 工作方式

4.5 时钟

4.5.1 时钟树

APM32E030x8 的时钟树见下图：

图 10 APM32E030x8 时钟树



4.5.2 时钟源

时钟源按速度分为高速时钟、低速时钟，高速时钟有 HSICLK、HSECLK，低速时钟有 LSECLK、LSICLK；按片内/外分为内部时钟、外部时钟，内部时钟有 HSICLK、LSICLK，外部时钟有 HSECLK、LSECLK，其中 HSICLK 在出厂时会校准精度至±1%。其中 HSICLK14 是专供 ADC 的时钟源。

4.5.3 系统时钟

可选择 HSICLK、PLLCLK、HSECLK 作为系统时钟，PLLCLK 的时钟源可选择 HSICLK、HSECLK 中的一种，配置 PLL 的倍频系数、分频系数可获得所需系统时钟。

产品复位启动时，默认选择 HSICLK 作为系统时钟，之后用户可自行选择上述时钟源中的一种作为系统时钟。当检测到 HSECLK 失效时，系统将自动地切换回 HSICLK，如果使能了中断，软件可以接收到相应的中断。

4.5.4 总线时钟

内置 AHB、APB 总线，AHB 的时钟源是 SYSCLK 分频所得，APB 的时钟源是 HCLK 分频；配置分频系数可获得所需的时钟，AHB 和 APB 的最高频率为 72MHz。

4.6 电源与电源管理

4.6.1 电源方案

表格 10 电源方案

名称	电压范围	说明
V _{DD} /V _{SS}	2.0~3.6V	通过 V _{DD} 引脚给 I/O（具体 IO 见引脚分布图）、内部调压器供电。
V _{DDA} /V _{SSA}	2.0~3.6V	为 ADC、复位模块、RC 振荡器和 PLL 的模拟部分供电；使用 ADC 时，V _{DDA} 不得小于 2.4V，V _{DDA} 和 V _{SSA} 必须分别连接到 V _{DD} 和 V _{SS} 。

注：有关如何连接电源引脚的更多信息参见图 11（电源方案）。

4.6.2 调压器

表格 11 调压器工作模式

名称	说明
主模式（MR）	用于运行模式
低功耗模式（LPR）	用于停机模式
掉电模式	用于待机模式，此时调压器高阻输出，内核电路掉电，调压器功耗为零，寄存器和 SRAM 的数据会全部丢失。

注：调压器在复位后始终处于工作状态，在掉电模式下高阻输出。

4.6.3 电源电压监控器

产品内部集成了上电复位（POR）和掉电复位（PDR）电路。这两种电路始终处于工作状态。当掉电复位电路监测到电源电压低于规定的阈值（V_{POR/PDR}）时，即使不使用外部复位电路，系统保持复位状态。

4.7 低功耗模式

APM32E030x8 支持睡眠、停机、待机三种低功耗模式，这三种模式在功耗、唤醒时间长短、唤醒方式存在差异，可依据实际应用需求选择低功耗模式。

表格 12 低功耗模式

模式	说明
睡眠模式	内核停止工作，所有外设处于工作状态，可通过中断/事件唤醒 CPU
停机模式	在 SRAM 和寄存器数据不丢失的情况下，停机模式可达到最低的功耗； 内部 1.2V 供电模块的时钟都会停止，HSECLK、HSICLK、PLL 被禁止，调压器可配置普通模式或低功耗模式； 任何配置成外部中断的 16 个 EINT 信号线之一以及 RTC 闹钟均可唤醒 CPU。
待机模式	该模式功耗最低； 内部调压器被关闭，所有 1.2V 供电模块掉电，HSECLK、HSICLK、PLL 时钟关闭，SRAM 和寄存器的数据消失，RTC 区域、后备寄存器内容仍然保留，待机电路仍工作； NRST 上的外部复位信号、IWDG 复位、WKUP 引脚上的上升边沿或 RTC 的事件都会唤醒 MCU 退出待机模式。

注：在停机或待机模式下，RTC、IWDG 和对应的时钟仍然正常工作。

4.8 DMA

内置 1 个 DMA，支持 5 路通道。每个通道支持多个 DMA 请求，但同一时刻只允许 1 个 DMA 请求进入 DMA 通道。支持 DMA 请求的外设有：ADC、SPI、USART、I2C、TMRx。可配置 4 级 DMA 通道优先级。支持“存储器→存储器、存储器→外设、外设→存储器”数据传输（存储器包括 Flash、SRAM）。

4.9 GPIO

GPIO 可以配置为输入模式、通用输出模式、复用功能模式、模拟模式。输入模式可以配置成浮空、上拉、下拉，输出模式可以配置成推挽输出、开漏输出，复用功能模式可以用于数字外设，模拟模式可以用于模拟外设；可以配置使能/禁止上拉/下拉电阻；可以配置低速、中速、高速，速度越大，功耗、噪声也会越大。

4.10 通信外设

4.10.1 USART

该芯片内置多达 2 个通用同步/异步收发器，USART 接口通信速率可达 6Mbit/s，所有 USART 可配置波特率、奇偶校验位、停止位、数据位长度，同时所有 USART 都可以支持 DMA。各个 USART 功能差异如下表：

表格 13 USART 功能差异

USART 模式/功能	USART1	USART2
调制解调器的硬件流控制	√	√
多处理通信	√	√
同步模式	√	√
接收器超时中断	√	-
自动波特率检测（支持的模式）	2	-
单线半双工模式	√	√
支持 DMA 功能	√	√

注：√=支持。

4.10.2 I2C

I2C1/2 均可工作于多主模式或从模式，支持 7 位或 10 位寻址，通信速率支持标准模式（最高 100kbit/s）、快速模式（最高 400kbit/s）；此外，I2C1 内置了可编程的模拟和数字噪声滤波器，支持超快速模式（最高 1Mbit/s）；它们可以使用 DMA 操作并支持 SMBus 总线 2.0 版/PMBus1.1 总线。

表格 14 APM32E030x8 I2C 功能

I2C 功能	I2C1	I2C2
7 位寻址模式	√	√
10 位寻址模式	√	√
标准模式(最高达 100Kbit/s)	√	√
快速模式(最高达 400Kbit/s)	√	√
超快速模式(最高达 1Mbit/s)，I/O 端口支持 20mA 输出电流驱动	√	

I2C 功能	I2C1	I2C2
独立时钟	√	
SM 总线	√	

注：√ = 支持

4.10.3 SPI

内置 2 个 SPI，在主模式、从模式下均支持全双工、半双工通信，可使用 DMA 控制器，可配置每帧 4~16 位，通信速率最高 18Mbit/s。

SPI 的功能详情参见下表。

表格 15 APM32E030x8 SPI 功能

SPI 功能	SPI1	SPI2
硬件循环冗余校验计算	√	√
接收/发送先进先出	√	√
NSS 脉冲模式	√	√
TI 模式	√	√

注：√ = 支持

4.11 模拟外设

4.11.1 ADC

内置 1 个 ADC，精度为 12 位，最多有 16 个外部通道和 2 个内部通道，内部通道分别测量温度传感器电压和参考电压。ADC 各通道 A/D 转换模式有单次、连续、扫描或间断，ADC 转换结果可以左对齐或右对齐存储在 16 位数据寄存器中；支持模拟看门狗，支持 DMA。

4.11.1.1 温度传感器

内置 1 个温度传感器（TSensor），内部连接 ADC_IN16 通道，传感器产生的电压随着温度线性变化，可通过 ADC 获取转换的电压值换算成温度。

表格 16 温度传感器校准值

校准值名称	描述	存储地址
Tsensor_CAL1	在 30°C(±5°C)温度，V _{DDA} =3.3V(±10mV)下采集的原始数据	0x1FFF F7B8 - 0x1FFF F7B9

4.11.1.2 内部参考电压

内置参考电压 V_{REFINT}，内部连接 ADC_IN17 通道，可通过 ADC 获取该 V_{REFINT}；V_{REFINT} 为 ADC 提供稳定的电压输出。

表格 17 内部参考电压校准值

校准值名称	描述	存储地址
V _{REFINT} _CAL	在 30°C(±5°C)温度，V _{DDA} =3.3V(±10mV)下采集的原始数据	0x1FFF F7BA - 0x1FFF F7BB

4.12 定时器

内置 1 个 16 位高级定时器（TMR1）、5 个通用定时器（TMR3/14/15/16/17）、1 个基本定时器（TMR6）、1 个独立看门狗定时器、1 个窗口看门狗定时器和 1 个系统滴答定时器。

看门狗定时器可以用来检测程序是否正常运行。

系统滴答定时器时内核的外设，具有自动重装载功能，当计数器为 0 时能产生一个可屏蔽系统中断，可以用于实时操作系统和普通延时。

表格 18 高级/通用/基本和系统滴答定时器功能比较

定时器类型	系统滴答定时器	基本定时器	通用定时器				高级定时器
定时器名称	Sys Tick Timer	TMR6	TMR3	TMR14	TMR15	TMR16/17	TMR1
计数器分辨率	24 位	16 位	16 位				16 位
计数器类型	向下	向上	向上, 向下, 向上/下	向上			向上, 向下, 向上/下
预分频系数	-	1~65536 之间的任意整数	1~65536 之间的任意整数				1~65536 之间的任意整数
产生 DMA 请求	-	可以	可以	不可以	可以		可以
捕获/比较通道	-	-	4	1	2	1	4
互补输出	-	没有	没有		有		有
引脚特性	-	-	1 路外部触发信号输入引脚, 4 路通道（非互补通道）引脚	1 路通道（非互补通道）引脚	1 路非互补通道引脚, 1 对互补通道引脚, 1 路刹车输入引脚	1 对互补通道引脚, 1 路刹车输入引脚	共 9 根引脚: 1 路外部触发信号输入引脚, 1 路刹车输入信号引脚, 3 对互补通道引脚, 1 路通道（非互补通道）引脚
功能说明	专用于实时操作系统, 具有自动重加载功能, 当计数器为 0 时能产生一个可屏蔽系统中断, 可编程时钟源	可以 作为 16 位通用型时基计数器。	具有 4 个独立的通道, 每个通道用于输入捕获比较、PWM 或单脉冲模式输出。具有一个独立的 DMA 请求。	用于输入捕获/输出比较的单通道, PWM 功能。	具有带死区生成和独立 DMA 请求和生成互补的输出功能。这三个定时器可在一起工作, TMR15 通过链接功能与 TMR1 一起操作, 能实现同步或事件链接功能。TMR15 有两个独立的通道, 而 TMR16 和 TMR17 同步。TMR15 可以与 TMR16 和 TMR17 同步。		具有带死区插入的互补 PWM 输出, 配置为 16 位标准定时器时, 它与 TMRx 定时器具有相同的功能。配置为 16 位 PWM 发生器时, 它具有全调制能力(0~100%)。在调试模式下, 计数器可以被冻结, 同时 PWM 输出被禁止。提供同步或事件链接功能。

表格 19 独立看门狗和窗口看门狗定时器

名称	计数器分辨率	计数器类型	预分频系数	功能说明
独立看门狗	12 位	向下	4/8/16/32/64/128/256	由一个内部独立的 40KHz 的 RC 振荡器提供时钟; 因为这个 RC 振荡器独立于主时钟, 所以它可运行于停机和待机模式。 在发生问题时可复位整个系统。 可以作为一个自由定时器为应用程序提供超时管理。 通过选项字节可以配置成是软件或硬件启动看门狗。

名称	计数器分辨率	计数器类型	预分频系数	功能说明
				在调试模式下，计数器可以被冻结。
窗口看门狗	7 位	向下	-	可以设置成自由运行。 在发生问题时可复位整个系统。 由主时钟驱动，具有早期预警中断功能； 在调试模式下，计数器可以被冻结。

4.13 RTC

内置 1 个 RTC，引脚有 LSECLK 信号输入引脚（OSC32_IN、OSC32_OUT）、1 个 TAMP 输入信号检测引脚（TAMP）；时钟源可选择外部 32.768kHz 的外部晶振、谐振器或振荡器、LSICLK、HSECLK/32。

用户可从 1~32767 动态调整 RTC 时钟脉冲。通过调整 RTC 时钟脉冲来同步 RTC 和主时钟，它可补偿晶振的准确度，其数字校准电路的分辨率为 1ppm。RTC 具有两个可编程滤波器防篡改检测引脚，当此引脚检测到篡改事件时，可唤醒处于停机和待机模式中的 MCU。除此之外，RTC 还具有时间标记功能，可用于保存日历内容。RTC 的时间标记功能可以由引脚上的事件或篡改事件触发。在检测时间事件虹，MCU 可以从停机和待机模式中唤醒。其参考时钟检测或以用更精确的第二源时钟（50 或 60Hz）来提高日历的精度。

4.14 CRC

内置 1 个 CRC（循环冗余校验）计算单元，可产生 CRC 码，可操作 8 位、16 位、32 位数据。

5 电气特性

5.1 电气特性测试条件

5.1.1 最大值和最小值

除非特别说明，所有产品是在 $T_A=25^{\circ}\text{C}$ 下在生产线上进行测试的。其最大和最小值可支持所定最恶劣的环境温度、供电电压和时钟频率。

在每个表格下方的注解中说明是通过综合评估、设计仿真或工艺特性得到的数据，没有在生产线上进行测试；在综合评估的基础上，通过样本测试，取其平均值再加减三倍的标准差(平均 $\pm 3\sigma$)得到最大和最小数值。

5.1.2 典型值


除非特别说明，典型数据是基于 $T_A=25^{\circ}\text{C}$ 、 $V_{DD}=V_{DDA}=3.3\text{V}$ 测量，这些数据仅用于设计指导。

5.1.3 典型曲线

除非特别说明，典型曲线仅用于设计指导而未经测试。

5.1.4 电源方案

图 11 电源方案



5.1.5 负载电容

图 12 测量引脚参数时的负载条件




图 13 引脚输入电压测量方案





图 14 功耗测量方案



5.2 通用工作条件下的测试

表格 20 通用工作条件

符号	参数	条件	最小值	最大值	单位
f_{HCLK}	内部 AHB 时钟频率	-	-	72	MHz
f_{PCLK}	内部 APB 时钟频率	-	-	72	
V_{DD}	主电源电压	-	2	3.6	V
V_{DDA}	模拟电源电压	V_{DDA} 不得小于 V_{DD}	2.4	3.6	V

5.3 绝对最大额定值

器件上的载荷如果超过绝对最大额定值，可能会导致器件永久性的损坏。这里只是给出能承受的最大载荷，不保证在此条件下器件的功能运行正常。

5.3.1 最大温度特性

表格 21 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-65 ~ +150	°C
T_J	最大结温度	150	°C

5.3.2 最大额定电压特性

所有的电源(V_{DD} , V_{DDA})和地(V_{SS} , V_{SSA})引脚必须始终连接到外部限定范围内的供电电源上。

表格 22 最大额定电压特性

符号	描述	最小值	最大值	单位
$V_{DD} - V_{SS}$	外部主供电电压(V_{DD})	-0.3	4.0	V
$V_{DDA} - V_{SSA}$	外部模拟电源电压(V_{DDA})	-0.3	4.0	
$ V_{DD} - V_{DDA} $	$V_{DD} > V_{DDA}$ 允许的电压差	-	0.3	
V_{IN}	在 5V 容忍的引脚上的输入电压	$V_{SS} - 0.3$	$V_{DD} + 4.0$	
	BOOT0	0	$V_{DD} + 4.0$	
	在其它引脚上的输入电压	$V_{SS} - 0.3$	$V_{DD} + 0.3$	
$ \Delta V_{DDx} $	不同供电引脚之间的电压差	-	50	mV
$ V_{SSx} - V_{SS} $	不同接地引脚之间的电压差	-	50	

注:

- (1) 有的电源(V_{DD} , V_{DDA})和地(V_{SS} , V_{SSA})引脚必须始终连接到外部限定范围内的供电电源上。
- (2) 如果 V_{IN} 在最大值范围内, $I_{INJ(PIN)}$ 不会超过它的极限。如果 V_{IN} 超过最大值, 必须通过外部限制 $I_{INJ(PIN)}$ 的值, 确保不超过其最大值。正向注入电流在当 V_{IN} 大于 V_{DD} 时出现, 而反向注入电流在 V_{IN} 小于 V_{SS} 时出现。

5.3.3 最大额定电流特性

表格 23 电流特性

符号	描述	最大值	单位
ΣI_{VDD}	经过 V_{DD}/V_{DDA} 电源线的总电流(供应电流) ⁽¹⁾	120	mA
ΣI_{VSS}	经过 V_{SS} 地线的总电流(流出电流) ⁽¹⁾	-120	
$I_{VDD(PIN)}$	经过 V_{DD}/V_{DDA} 电源线的总电流 (供应电流) ⁽¹⁾	100	
$I_{VSS(PIN)}$	经过 V_{SS} 地线的总电流 (流出电流) ⁽¹⁾	-100	
I_{IO}	任意 I/O 和控制引脚上的灌电流	25	
	任意 I/O 和控制引脚上的拉电流	-25	

符号	描述	最大值	单位
$I_{INJ(PIN)}^{(3)}$	5T 引脚的注入电流	-5/+0 ⁽⁴⁾	
	TC 和 RST 引脚的注入电流	±5	
	TTa 引脚的注入电流 ⁽⁵⁾	±5	
$\Sigma I_{INJ(PIN)}^{(2)}$	所有 I/O 和控制引脚上的总注入电流 ⁽⁶⁾	±25	

注意:

- (1) 所有的电源(V_{DD} , V_{DDA}) 和地(V_{SS} , V_{SSA}) 必须始终在允许范围内。
- (2) 如果 V_{IN} 超过最大值, 必须在外部限制 $I_{INJ(PIN)}$ 不超过其最大值。当 $V_{IN} > V_{DD}$ 时, 电流流入引脚; 当 $V_{IN} < V_{SS}$ 时, 电流流出引脚。
- (3) 流出电流会干扰 ADC 的模拟性能。
- (4) 当几个 I/O 口同时有注入电流时, $\Sigma I_{INJ(PIN)}$ 的最大值为流入电流与流出电流的即时绝对值之和。
- (5) 在这些 I/O 上, $V_{IN} > V_{DDA}$ 引发正注入。负注入会干扰器件的模拟性能。
- (6) 当多个输入被提交到一个电流注入时, 最大 $\Sigma I_{INJ(PIN)}$ 注入正负电流的绝对值(瞬时值)。

5.3.4 静电放电 (ESD)

表格 24 ESD 绝对最大额定值

符号	参数	条件	值	单位
$V_{ESD(HBM)}$	静电放电电压 (人体模型)	$T_A = +25^\circ\text{C}$	±4000	V
$V_{ESD(CDM)}$	静电放电电压 (充电设备模型)	$T_A = +25^\circ\text{C}$	±1000	V

注: 由第三方测试机构测试, 不在生产中测试。

5.3.5 静态栓锁 (LU)

表格 25 静态栓锁

符号	参数	条件	类型
LU	静态栓锁类	$T_A = +25^\circ\text{C}/105^\circ\text{C}$, 符合 EIA/JESD78E	II 类 A

注: 由第三方测试机构测试, 不在生产中测试。

5.4 存储器

5.4.1 Flash 特性

表格 26 Flash 存储器特性

符号	参数	条件	最小值	典型值	最大值	单位
t_{prog}	16 位编程时间	$T_A = -40\sim 85^\circ\text{C}$ $V_{DD}=2.0\sim 3.6\text{V}$	59	60	61	μs
t_{ERASE}	页 (1KBytes) 擦除时间	$T_A = -40\sim 85^\circ\text{C}$ $V_{DD}=2.0\sim 3.6\text{V}$	3.2	-	4	ms
t_{ME}	整片擦除时间	$T_A = -40\sim 85^\circ\text{C}$ $V_{DD}=2.0\sim 3.6\text{V}$	8	-	10	ms
V_{prog}	编程电压	$T_A = -40\sim 85^\circ\text{C}$	1.84	-	3.6	V
t_{RET}	数据保存时间	$T_A = 55^\circ\text{C}$	20	-	-	years
N_{RW}	擦写周期	$T_A = 25^\circ\text{C}$	10K	-	-	cycles

符号	参数	条件	最小值	典型值	最大值	单位
-	0 等待周期 FLASH 最快运行时间	-	30	40	48	MHz

注：由综合评估得出，不在生产中测试。

5.5 时钟

5.5.1 外部时钟源特性

晶体谐振器产生的高速外部时钟(HSECLK)

有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。

表格 27 HSECLK4~32MHz 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{OSC_IN}	振荡器频率	-	4	8	32	MHz
R_F	反馈电阻	-	-	200	-	k Ω
$I_{DD}(HSECLK)$	HSECLK 电流消耗	$V_{DD}=3.3V$, 晶振引脚单边负载电容 $CL=20pF@8MHz$	-	0.5	-	mA
$t_{SU}(HSECLK)$	启动时间	V_{DD} 是稳定的	-	1	2	ms

注：由综合评估得出，不在生产中测试。

晶体谐振器产生的低速外部时钟(LSECLK)

有关晶体谐振器的详细参数(频率、封装、精度等)，请咨询相应的生产厂商。

表格 28 LSECLK 振荡器特性($f_{LSECLK}=32.768KHz$)⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
f_{OSC_IN}	振荡器频率	-	-	32.768	-	KHz
$I_{DD}(LSECLK)$	LSECLK 电流消耗	-	-	1.2	1.5	μA
$t_{SU}(LSECLK)^{(2)}$	启动时间	V_{DDIOx} 稳定	-	0.2	0.5	s

注：

- (1) 由综合评估得出，不在生产中测试。
- (2) $t_{SU}(LSECLK)$ 是启动时间，是从软件使能 LSECLK 开始测量，直至得到稳定的 32.768KHz 振荡这段时间；这个数值是使用一个标准的晶体谐振器测量得到的，它可能因晶体制造商的不同而不同。

5.5.2 内部时钟源特性

高速内部 (HSICLK) RC 振荡器

表格 29 HSICLK 振荡器特性

符号	参数	条件		最小值	典型值	最大值	单位
f_{HSICLK}	频率	-		-	8	-	MHz
$A_{CC}(HSICLK)$	HSICLK 振荡器的精度	工厂校准	$V_{DD}=3.3V, T_A=25^{\circ}C^{(1)}$	-1	-	1	%
			$V_{DD}=2-3.6V, T_A=-40\sim 85^{\circ}C$	-1.5	-	1.5	%
$I_{DDA}(HSICLK)$	HSICLK 振荡器功耗	-		-	75	94	μA

符号	参数	条件	最小值	典型值	最大值	单位
$t_{SU(HSICKL)}$	HSICKL 振荡器启动时间	$V_{DD}=3.3V, T_A=-40\sim 85^{\circ}C$	-	0.3	1.1	μs

注：由综合评估得出，不在生产中测试。

表格 30 HSICKL14 振荡器特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{HSICKL14}$	频率	-	-	14	-	MHz
$A_{CC(HSICKL14)}$	HSICKL14 振荡器的精度	工 厂 校 准 $V_{DD}=3.3V, T_A=25^{\circ}C^{(1)}$	-1	-	1	%
		$V_{DD}=2\sim 3.6V, T_A=-40\sim 85^{\circ}C$	-5	-	5	%
$I_{DDA(HSICKL14)}$	HSICKL14 振荡器功耗	-	73	90	114	μA
$t_{SU(HSICKL14)}$	HSICKL14 振荡器启动时间	$V_{DD}=3.3V, T_A=-40\sim 85^{\circ}C$	0.5	0.7	1	μs

注：由综合评估得出，不在生产中测试。

低速内部（LSICKL）RC 振荡器

表格 31 LSICKL 振荡器特性

符号	参数	最小值	典型值	最大值	单位
f_{LSICKL}	频率（ $V_{DD}=2\sim 3.6V, T_A=-40\sim 85^{\circ}C$ ）	30	35	50	KHz
$I_{DD(LSICKL)}$	LSICKL 振荡器功耗	-	0.4	0.64	μA
$t_{SU(LSICKL)}$	LSICKL 振荡器启动时间，（ $V_{DD}=3.3V, T_A=-40\sim 85^{\circ}C$ ）	-	-	30	μs

注：由综合评估得出，不在生产中测试。

5.5.3 PLL 特性

表格 32 PLL 特性

符号	参数	数值			单位
		最小值	典型值	最大值	
f_{PLL_IN}	PLL 输入时钟	1	8	25	MHz
	PLL 输入时钟占空比	40	-	60	%
f_{PLL_OUT}	PLL 倍频输出时钟，（ $V_{DD}=3.3V, T_A=-40\sim 85^{\circ}C$ ）	16	-	72	MHz
t_{LOCK}	PLL 锁相时间	-	-	200	μs

注：由综合评估得出，不在生产中测试。

5.6 电源与电源管理

5.6.1 上电/掉电特性

表格 33 上电/掉电特性

符号	参数	条件	最小值	典型值	最大值	单位
t_{VDD}	V_{DD} 上升速率	-	1	-	310000	$\mu s/V$

符号	参数	条件	最小值	典型值	最大值	单位
	V_{DD} 下降速率		1	-	310000	

5.6.2 内嵌复位和电源控制模块特性测试

表格 34 内嵌复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{POR/PDR}^{(1)}$	上电/掉电复位阈值	下降沿 ⁽²⁾	-	1.87	-	V
		上升沿	-	1.92	-	V
$V_{PDRhyst}^{(3)}$	PDR 迟滞电压	-	-	50.00	-	mV
$T_{RSTTEMPO}^{(3)}$	POR 迟滞时间 (3.3~3.6V)	-	1.6	4.44	5.68	ms
	POR 迟滞时间 (2V)	-	8.4	12.86	16.8	

注:

- (1) PDR 检测器监控 V_{DD} 和 V_{DDA} (如果在选项字节中保持启用), POR 检测器仅监控 V_{DD} 。
- (2) 产品特性由设计保证至最小 $V_{POR/PDR}$ 值。
- (3) 由综合评估得出, 不在生产中测试。

5.7 功耗

5.7.1 功耗测试环境

- (1) 执行 Dhrystone2.1, 编译环境为 Keil.V5, 编译优化等级为 L0 条件下测得的。
- (2) 所有的 I/O 引脚都处于输入模式, 并连接到一个静态电平上 V_{DD} 或 V_{SS} (无负载)
- (3) 除非特别说明, 所有的外设都关闭
- (4) Flash 等待周期的设置与 f_{HCLK} 的关系:
 - 0~24MHz: 0 个等待周期
 - 24~48MHz: 1 个等待周期
 - 48~72MHz: 2 个等待周期
- (5) 指令预取功能使能 (提示: 这些的设置必须在时钟设置和总线分频之前进行)
- (6) 当外设开启时: $f_{PCLK}=f_{HCLK}$

5.7.2 运行模式功耗

表格 35 程序在 Flash 执行，运行模式的功耗

参数	条件	f _{HCLK}	T _A =25℃, V _{DD} =3.3V				T _A =85℃, V _{DD} =3.6V			
			I _{DDA} (μA)		I _{DD} (mA)		I _{DDA} (μA)		I _{DD} (mA)	
			典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值
运行模式功耗	HSECLK ⁽¹⁾ , 使能所有外设	72MHz	226.8	231.3	6.39	6.52	245.3	249.9	6.47	6.61
		48MHz	178.2	182.2	5.25	5.35	193.1	196.8	5.28	5.32
		24MHz	135.5	138.9	4.08	4.14	148.9	152.4	4.17	4.20
		8MHz	123.6	126.9	1.93	1.94	137.0	140.5	2.01	2.02
	HSECLK ⁽¹⁾ , 关闭所有外设	72MHz	226.8	231.1	4.11	4.2	245.3	249.8	4.14	4.19
		48MHz	178.1	181.9	3.75	3.84	193	197	3.82	3.89
		24MHz	135.5	138.9	3.33	3.39	148.9	152.4	3.41	3.44
		8MHz	123.6	127.0	1.66	1.67	136.9	140.4	1.73	1.75
	HSICLK, 使能 所有外设	64MHz	211.8	215.5	4.74	5.17	234	237.2	4.81	5.28
		48MHz	179.9	183.1	3.53	3.9	198.8	201.4	3.62	4.01
		24MHz	137.4	140.4	2.07	2.46	153.9	156.1	2.15	2.56
		8MHz	125.3	127.7	1.02	1.37	141.8	144	1.09	1.43
	HSICLK, 关闭 所有外设	64MHz	211.9	215.6	2.65	3.12	234	237	2.73	3.22
		48MHz	179.8	183.3	2.07	2.42	198.8	201.7	2.15	2.51
		24MHz	137.2	140.1	1.32	1.72	153.8	156.2	1.39	1.79
		8MHz	125.2	127.8	0.75	1.1	141.6	143.7	0.82	1.16

注：（1）HSECLK 外部晶振为 8MHz，当 f_{HCLK}>8MHz 时，开启 PLL；否则关闭 PLL。

表格 36 程序在 SRAM 中执行，运行模式的功耗

参数	条件	f _{HCLK}	T _A =25℃, V _{DD} =3.3V				T _A =85℃, V _{DD} =3.6V			
			I _{DDA} (μA)		I _{DD} (mA)		I _{DDA} (μA)		I _{DD} (mA)	
			典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值
运行模式功耗	HSECLK ⁽¹⁾ , 使能所有外设	72MHz	150.29	155.63	5.65	5.78	160.1	164.9	5.74	5.81
		48MHz	101.66	106.32	3.95	4.05	107.8	112	4	4.06
		24MHz	58.98	63.42	2.37	2.39	63.4	67.5	2.44	2.54
		8MHz	47.07	51.36	1.3	1.31	51.4	55.5	1.38	1.47
	HSECLK ⁽¹⁾ , 关闭所有外设	72MHz	150.32	155.93	3.45	3.57	159.7	164	3.56	3.67
		48MHz	101.62	106.17	2.57	2.63	107.6	112	2.63	2.7
		24MHz	59.04	63.27	1.66	1.68	63.4	67.2	1.74	1.83
		8MHz	47.1	51.2	1.06	1.07	51.5	55.9	1.14	1.23
	HSICLK, 使 能所有外设	64MHz	211.5	214.4	3.01	3.11	234.1	237.3	3.04	3.08
		48MHz	179.4	182.0	2.1	2.14	198.9	201.4	2.16	2.19
		24MHz	136.9	139.0	1.19	1.22	154	156.2	1.27	1.28
		8MHz	124.9	127.4	0.57	0.58	141.7	144.2	0.63	0.64
	HSICLK, 关 闭所有外设	64MHz	212.9	237.2	2.64	2.7	234	237	2.77	2.85
		48MHz	180.0	201.7	2.06	2.11	198.9	201.4	2.13	2.15
		24MHz	136.4	156.4	1.17	1.19	153.9	156.4	1.23	1.25
		8MHz	124.9	127.2	0.57	0.58	141.8	144.6	0.63	0.64

注：（1）HSECLK 外部晶振为 8MHz，当 f_{HCLK}>8MHz 时，开启 PLL；否则关闭 PLL。

5.7.3 睡眠模式功耗

表格 37 程序在 Flash 中执行，睡眠模式下的功耗

参数	条件	f _{HCLK}	T _A =25℃, V _{DD} =3.3V				T _A =85℃, V _{DD} =3.6V			
			I _{DDA} (μA)		I _{DD} (mA)		I _{DDA} (μA)		I _{DD} (mA)	
			典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值
睡眠模式功耗	HSECLK ⁽¹⁾ , 使能所有外设	72MHz	226.9	231.4	4.02	4.09	245.3	250.6	4.09	4.16
		48MHz	178.2	182.2	2.91	2.98	193.1	197	2.96	3.01
		24MHz	135.6	139.4	1.85	1.87	149.1	153	1.92	1.94
		8MHz	123.7	127.2	1.16	1.17	137.1	140.8	1.22	1.24
	HSECLK ⁽¹⁾ , 关闭所有外设	72MHz	226.8	231.4	1.56	1.59	245.2	249.7	1.62	1.68
		48MHz	178.2	182.0	1.3	1.32	193	197.2	1.37	1.42
		24MHz	135.7	139.1	1.04	1.04	149.1	152.6	1.11	1.17
		8MHz	123.6	127.1	0.87	0.87	136.9	140.5	0.93	1
	HSICLK, 使 能所有外设	64MHz	211.8	215.5	3.16	3.21	234.1	237	3.19	3.26
		48MHz	179.9	183.9	2.37	2.46	199	201.7	2.45	2.52
		24MHz	137.4	140.2	1.33	1.35	154	156.4	1.4	1.42
		8MHz	125.6	128.3	0.64	0.65	141.8	144.3	0.7	0.71
	HSICLK, 关 闭所有外设	64MHz	211.9	215.5	0.94	0.96	234	237.2	1	1.02
		48MHz	179.9	183.3	0.77	0.78	198.8	201.7	0.83	0.85
		24MHz	137.4	140.5	0.51	0.53	153.8	156.4	0.57	0.59
		8MHz	125.3	128.3	0.34	0.35	141.6	144.3	0.4	0.41

注：（1）HSECLK 外部晶振为 8MHz，当 f_{HCLK}>8MHz 时，开启 PLL；否则关闭 PLL。

表格 38 程序在 SRAM 中执行，睡眠模式下的功耗

参数	条件	f _{HCLK}	T _A =25℃, V _{DD} =3.3V				T _A =85℃, V _{DD} =3.6V			
			I _{DDA} (μA)		I _{DD} (mA)		I _{DDA} (μA)		I _{DD} (mA)	
			典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值
睡眠模式功耗	HSECLK ⁽¹⁾ , 使能所有外设	72MHz	150.2	155.6	3.96	4.03	159.9	164.8	4.03	4.11
		48MHz	101.7	106.6	2.84	2.9	107.7	112.4	2.9	3
		24MHz	59	63.4	1.81	1.82	63.4	67.2	1.88	1.97
		8MHz	47	51.7	1.11	1.12	51.6	55.8	1.18	1.28
	HSECLK ⁽¹⁾ , 关闭所有外设	72MHz	150.3	155.3	1.52	1.55	159.7	164.2	1.6	1.67
		48MHz	101.7	106.3	1.27	1.29	107.6	112	1.33	1.42
		24MHz	59	63.6	1	1.01	63.5	67.4	1.08	1.16
		8MHz	46.9	51.5	0.83	0.84	51.6	55.5	0.9	1
	HSICLK, 使能所有外设	64MHz	211.4	214.1	3.13	3.21	234.1	237	3.27	3.35
		48MHz	179.3	181.9	2.36	2.41	198.8	201.4	2.53	2.58
		24MHz	136.9	138.8	1.33	1.35	154	156.2	1.45	1.5
		8MHz	124.9	126.9	0.64	0.65	141.8	144.2	0.73	0.76
	HSICLK, 关闭所有外设	64MHz	211.4	214.4	0.94	0.96	234.1	237.2	1.02	1.04
		48MHz	179.3	181.7	0.77	0.79	198.9	201.4	0.83	0.84
		24MHz	136.8	138.8	0.51	0.53	153.8	156.4	0.57	0.58
		8MHz	125	126.9	0.34	0.36	141.8	144.3	0.4	0.41

注：（1）HSECLK 外部晶振为 8MHz，当 f_{HCLK}>8MHz 时，开启 PLL；否则关闭 PLL。

5.7.4 停机、待机模式功耗

表格 39 停机、待机模式功耗

参数	条件	T _A =25℃, V _{DD} =2.4V				T _A =25℃, V _{DD} =3.3V				T _A =85℃, V _{DD} =3.6V			
		I _{DDA} (μA)		I _{DD} (μA)		I _{DDA} (μA)		I _{DD} (μA)		I _{DDA} (μA)		I _{DD} (μA)	
		典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值	典型值	最大值
停机模式功耗	VDDA 监测开启, 调压器处于运行模式, 低速和高速内部 RC 振荡器和高速振荡器处于关闭状态。	1.58	1.64	26.73	27.76	1.79	1.85	26.75	28.13	2.41	2.71	60.21	72.24
	VDDA 监测关闭, 调压器处于低功耗模式, 低速和高速内部 RC 振荡器和高速振荡器处于关闭状态。	2.71	2.84	12.58	13.48	3.25	3.35	12.72	13.51	4.07	4.45	42.79	54.83
	VDDA 监测开启, 调压器处于低功耗模式, 低速和高速内部 RC 振荡器和高速振荡器处于关闭状态。	2.7	2.8	12.56	13.77	3.26	3.64	12.75	13.9	4.09	4.56	42.78	55.1
待机模式功耗	VDDA 监测开启, 低速内部 RC 振荡器和独立看门狗处于开启状态	1.78	1.81	1.3	1.33	2.7	3.61	1.82	1.83	2.92	4.37	2.71	2.74
	VDDA 监测开启, 低速内部 RC 振荡器和独立看门狗处于关闭状态	1.36	1.39	0.94	0.96	2.79	3.1	1.31	1.32	3.03	3.83	2.13	2.15
	VDDA 监测关闭, 低速内部 RC 振荡器和独立看门狗处于开启状态	1.78	1.81	1.28	1.3	3.29	3.61	1.8	1.82	3.59	4.39	2.7	2.75
	VDDA 监测关闭, 低速内部 RC 振荡器和独立看门狗处于关闭状态	1.36	1.39	0.93	0.94	2.19	3.09	1.3	1.31	2.36	3.81	2.12	2.15

5.7.5 外设功耗

采用 HSECLK Bypass 1M 作为时钟源， $f_{PCLK}=f_{HCLK}=1M$ 。

外设功耗=使能该外设时钟的电流－禁止该外设的时钟的电流。

表格 40 外设功耗

参数	外设	典型值 ⁽¹⁾ $T_A=25^{\circ}C$, $V_{DD}=3.3V$	单位
AHB	DMA	0.106	mA/72MHz
	GPIOA	0.078	
	GPIOB	0.12	
	GPIOC	0.066	
	GIOD	0.072	
	GPIOE	0.062	
	GPIOF	0.12	
	CRC	0.048	
APB1	TMR3	0.15	
	TMR6	0.062	
	TMR14	0.076	
	WWDT	0.082	
	IWDT	0.124	
	SPI2	0.08	
	USART2	0.1	
	I2C1	0.088	
	I2C2	0.078	
	PMU	0.08	
APB2	ADC	0.102	
	TMR1	0.174	
	SPI1	0.142	
	USART1	0.18	
	TMR15	0.126	
	TMR16	0.092	
	TMR17	0.09	

注：由综合评估得出，不在生产中测试。

5.8 低功耗模式唤醒时间

低功耗唤醒时间的测量是从唤醒事件开始至用户程序读取第一条指令的时间，其中 $V_{DD}=V_{DDA}$ 。

表格 41 低功耗唤醒时间($T_A=25^{\circ}\text{C}$)

符号	参数	条件	最小值	典型值	最大值	单位
$t_{WUSLEEP}$	从睡眠模式唤醒	-	-	4 SYSCLK Cycles	-	μs
t_{WUSTOP}	从停机模式唤醒	-	22.4	22.75	22.9	
$t_{WUSTDBY}$	从待机模式唤醒	-	-	110	-	

注：由综合评估得出，不在生产中测试。

5.9 引脚特性

5.9.1 I/O 引脚特性

表格 42 直流特性（测试条件 $V_{DD}=2.0\sim 3.6\text{V}$, $T_A=-40\sim 85^{\circ}\text{C}$ ）

符号	参数	条件	最小值	典型值	最大值	单位
V_{IL}	输入低电平电压	STD 和 STDA I/O	-	-	$0.3V_{DD}+0.1$	V
		5T 和 5Tf I/O	-	-	$0.476V_{DD}+0.4$	
		除 BOOT0 外的所有 I/O	-	-	$0.3V_{DD}$	
V_{IH}	输入高电平电压	STD 和 STDA I/O	$0.447V_{DD}+0.402$	-	-	
		5T 和 5Tf I/O	$0.5V_{DD}+0.2$	-	-	
		除 BOOT0 外的所有 I/O	$0.7 V_{DD}$	-	-	
V_{hys}	施密特触发器电压迟滞	标准 I/O 引脚	200	-	280	mV
		5V 容忍 I/O 引脚	200	-	300	mV
I_{lkg}	输入漏电流	$V_{SS} \leq V_{IN} \leq V_{DD}$ 标准 I/O 端口	-	-	± 0.1	μA
		$V_{IN}=5\text{V}$, 5V 容忍端口	-	-	70	
R_{PU}	弱上拉等效电阻	$V_{IN}=V_{SS}$	30	40	50	k Ω
R_{PD}	弱下拉等效电阻	$V_{IN}=V_{DD}$	30	40	50	k Ω

注：

- （1）由综合评估得出，不在生产中测试。
- （2）有部分引脚没有施密特触发功能。

表格 43 交流特性


OSSELY[1:0] 的配置	符号	参数	条件	最小值	最大值	单位
x0 (2MHz)	$f_{\max}(\text{IO})_{\text{out}}$	最大频率	$C_L=50\text{ pF}$, $V_{DD}=2.4\sim 3.6\text{V}$	-	2	MHz
	$t_{\text{f}}(\text{IO})_{\text{out}}$	输出高至低电平的下降时间	$C_L=50\text{ pF}$, $V_{DD}=2.4\sim 3.6\text{V}$	-	125	ns
	$t_{\text{r}}(\text{IO})_{\text{out}}$	输出低至高电平的上升时间		-	125	
01 (10MHz)	$f_{\max}(\text{IO})_{\text{out}}$	最大频率	$C_L=50\text{ pF}$, $V_{DD}=2.4\sim 3.6\text{V}$	-	10	MHz
	$t_{\text{f}}(\text{IO})_{\text{out}}$	输出高至低电平的下降时间	$C_L=50\text{ pF}$, $V_{DD}=2.4\sim 3.6\text{V}$	-	25	ns
	$t_{\text{r}}(\text{IO})_{\text{out}}$	输出低至高电平的上升时间		-	25	
11 (50MHz)	$f_{\max}(\text{IO})_{\text{out}}$	最大频率	$C_L=30\text{ pF}$, $V_{DD}=2.7\sim 3.6\text{V}$	-	50	MHz

OSSELY[1:0] 的配置	符号	参数	条件	最小值	最大值	单位
	$t_{r(I/O)out}$	输出高至低电平的下降时间	$C_L=30\text{ pF}$, $V_{DD}=2.7\sim 3.6\text{V}$	-	5	ns
	$t_{r(I/O)out}$	输出低至高电平的上升时间		-	5.5	

注：（1）I/O 端口的速度可以通过 OSSELY 配置。

（2）由综合评估得出，不在生产中测试。

图 15 输入输出交流特性定义



注：由综合评估得出，不在生产中测试。

表格 44 输出驱动电流特性（测试条件 $V_{DD}=2.7\sim 3.6\text{V}$, $T_A=-40\sim 85^\circ\text{C}$ ）

符号	参数	条件	最小值	最大值	单位
V_{OL}	输出低电平, 当 8 个引脚同时吸收电流	$I_{IO} = +8\text{mA}$ $2.7\text{V} < V_{DD} < 3.6\text{V}$	-	0.4	V
V_{OH}	输出高电平, 当 8 个引脚同时输出电流		$V_{DD}-0.4$	-	
V_{OL}	输出低电平, 当 8 个引脚同时吸收电流	$I_{IO} = +20\text{mA}$ $2.7\text{V} < V_{DD} < 3.6\text{V}$	-	1.3	V
V_{OH}	输出高电平, 当 8 个引脚同时输出电流		$V_{DD}-1.3$	-	

5.9.2 NRST 引脚特性

NRST 引脚输入驱动采用 CMOS 工艺，它连接了一个永久性上拉电阻 R_{PU} 。

表格 45 NRST 引脚特性（测试条件 $V_{DD}=3.3\text{V}$, $T_A=-40\sim 85^\circ\text{C}$ ）

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL}(\text{NRST})$	NRST 输入低电平电压	-	-	-	$0.31V_{DD}+0.065$	V
$V_{IH}(\text{NRST})$	NRST 输入高电平电压	-	$0.446V_{DD}+0.405$	-	-	
$V_{hys}(\text{NRST})$	NRST 施密特触发器电压迟滞	-	-	300	-	mV
R_{PU}	弱上拉等效电阻	$V_{IN} = V_{SS}$	30	40	50	k Ω

注：由综合评估得出，不在生产中测试。

5.10 通信外设

5.10.1 I2C 外设特性

为达到标准模式 I2C 的最大频率， f_{PCLK} 必须大于 2MHz。为达到快速模式 I2C 的最大频率， f_{PCLK} 必须大于 4MHz。


- 标准模式 (Sm): 比特率高达 100kbit/s
- 快速模式 (Fm): 比特率高达 400kbit/s
- 超快速模式 (Fm+): 比特率高达 1Mbit/s

表格 46 I2C 接口特性($T_A=25^{\circ}C, V_{DD}=3.3V$)

符号	参数	标准 I2C		快速 I2C		超快速 I2C		单位
		最小值	最大值	最小值	最大值	最小值	最大值	
$t_{w(SCLL)}$	SCL 时钟低时间	4.84	-	1.21	-	0.52	-	μs
$t_{w(SCLH)}$	SCL 时钟高时间	5.01	5.04	0.71	0.76	0.36	0.4	
$t_{su(SDA)}$	SDA 建立时间	4460	-	860	-	311.11	318.89	ns
$t_h(SDA)$	SDA 数据保持时间	103	181	0	252	0	145	
$t_r(SDA)$	SDA 上升时间	-	500	427.85	485.82	373.06	402.26	
$t_r(SCL)$	SCL 上升时间			420.24	470.94	367.04	461.86	
$t_f(SDA)$	SDA 下降时间	-	9.86	-	8.12	-	4	
$t_f(SCL)$	SCL 下降时间						4.88	
$t_h(STA)$	开始条件保持时间	4.92	-	1	-	0.33	-	μs
$t_{su(STA)}$	重复的开始条件建立时间	4.78	4.91	1.21	-	0.6	-	
$t_{su(STO)}$	停止条件建立时间	4.50	-	0.9	0.97	0.54	-	
$t_w(STO:STA)$	停止条件至开始条件的时间(总线空闲)	4.67	-	1.37	-	0.77	-	

注：由综合评估得出，不在生产中测试。

图 16 总线交流波形和测量电路



注：测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

5.10.2 SPI 外设特性

表格 47 SPI 特性(T_A=25℃,V_{DD}=3.3V)

符号	参数	条件	最小值	最大值	单位
f _{SCK} 1/t _c (SCK)	SPI 时钟频率	主模式	-	18	MHz
		从模式	-	18	
t _r (SCK) t _f (SCK)	SPI 时钟上升和下降时间	负载电容: C = 15pF	-	6	ns
t _{su} (NSS)	NSS 建立时间	从模式	223	-	ns
t _h (NSS)	NSS 保持时间	从模式	56.67	-	ns
t _w (SCKH) t _w (SCKL)	SCK 高和低的时间	主模式, f _{PCLK} = 36MHz, 预分频系数=4	54	57	ns
t _{su} (MI) t _{su} (SI)	数据输入建立时间	主模式	12	-	ns
		从模式	20	-	
t _h (MI) t _h (SI)	数据输入保持时间	主模式	33.67	-	ns
		从模式	33	-	
t _a (SO)	数据输出访问时间	从模式, f _{PCLK} = 20MHz	-	17	ns
t _{dis} (SO)	数据输出禁止时间	从模式	-	18	ns
t _v (SO)	数据输出有效时间	从模式 (使能边沿之后)	-	16	ns
t _v (MO)	数据输出有效时间	主模式 (使能边沿之后)	-	6	ns
t _h (SO)	数据输出保持时间	从模式 (使能边沿之后)	11.5	-	ns
t _h (MO)		主模式 (使能边沿之后)	2	-	

注：由综合评估得出，不在生产中测试。

图 17 SPI 时序图—从模式和 CPHA=0






图 18 SPI 时序图—从模式和 CPHA=1



注：测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

图 19 SPI 时序图—主模式



注：测量点设置于 CMOS 电平：0.3V_{DD} 和 0.7V_{DD}。

5.11 模拟外设

5.11.1 ADC

测试参数说明：

- 采样率：ADC 每秒进行的模拟量转数字量的次数，采样率=ADC 时钟/(采样周期数+转换周期数)

5.11.1.1 12 位 ADC 特性

表格 48 12 位 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	供电电压	-	2.4	-	3.6	V
I _{DDA}	ADC 功耗	V _{DDA} =3.3V, f _{ADC} =14MHz, 采样时间=1.5 个 f _{ADC}	-	1	-	mA
f _{ADC}	ADC 频率	-	0.6	-	14	MHz
C _{ADC}	内部采样和保持电容	-	-	8	-	pF
R _{ADC}	采样电阻	-	-	-	1000	Ω
t _s	采样时间	f _{ADC} =14MHz	0.107	-	17.1	μs
T _{CONV}	采样和转换时间	f _{ADC} =14MHz, 12-bit 转换	1	-	18	μs

表格 49 12 位 ADC 精度

符号	参数	条件	典型值	最大值	单位
E _T	综合误差	f _{PCLK} =72MHz, f _{ADC} =14MHz, V _{DDA} =2.4V-3.6V T _A =-40℃~85℃	±3.10	±3.97	LSB
E _O	偏移误差		±0.29	±0.95	
E _G	增益误差		±1.59	±2.69	

符号	参数	条件	典型值	最大值	单位
E_D	微分线性误差		± 1.03	± 1.46	
E_L	积分线性误差		± 1.78	± 2.56	

注：由综合评估得出，不在生产中测试。

5.11.2 温度传感器

表格 50 温度传感器特性

符号	参数	最小值	典型值	最大值	单位
T_{SENSOR}	温度传感器误差	-	± 1	± 2	$^{\circ}\text{C}$
Avg_Slope	平均斜率	4.0	4.3	4.6	$\text{mV}/^{\circ}\text{C}$
V_{30}	$30^{\circ}\text{C} (\pm 5^{\circ}\text{C})$ 时的参考电压	1.34	1.43	1.52	V
$t_{\text{START}}+t_{\text{S_temp}}$	启动采样时间	4	-	27.1	μs

5.11.2.1 内置参考电压特性测试


表格 51 内置参考电压特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{REFINT}	内置参考电压	$-40^{\circ}\text{C} < T_A < +85^{\circ}\text{C}$	1.18	1.20	1.22	V
t_{START}	参考电压缓冲启动时间	-	-	-	15	μs
$T_{\text{S_refint}}$	当读出内部参照电压时，ADC的采样时间	-	4	-	-	μs
ΔV_{REFINT}	内置参考电压扩展到温度范围	$V_{\text{DDA}}=3.3\text{V}$	-	-	10	mV

6 封装信息

6.1 LQFP64 封装图

图 20 LQFP64 封装图




- (1) 图不是按照比例绘制。
- (2) 所有的引脚都应该焊接在 PCB 上。

表格 52 LQFP64 封装数据

DIMENSION LIST (FOOTPRINT: 2.00)			
S/N	SYM	DIMENDIONS	REMARKS
1	A	MAX. 1.600	OVERALL HEIGHT
2	A2	1.400±0.050	PKG THICKNESS
3	D	12.000±0.200	LEAD TIP TO TIP
4	D1	10.000±0.100	PKG LENGTH
5	E	12.000±0.200	LEAD TIP TO TIP
6	E1	10.000±0.100	PKG WDTN
7	L	0.600±0.150	FOOT LENGTH
8	L1	1.000 REF	LEAD LENGTH
9	e	0.500 BASE	LEAD PITCH
10	H (REF)	(7.500)	CUM LEAD PITCH
11	b	0.22±0.050	LEAD WIDTH


(1) 尺寸以毫米表示。

图 21 LQFP64 - 64 引脚，10 x 10mm 焊接 Layout 建议




注意：尺寸以毫米表示。


图 22 LQFP64 - 64 引脚, 10 x 10mm 封装标识



6.2 LQFP48 封装图

图 23 LQFP48 封装图






- (1) 图不是按照比例绘制
- (2) 所有的引脚都应该焊接在 PCB 上

表格 53 LQFP48 封装数据

DIMENSION LIST(FOOTPRINT: 2.00)			
S/N	SYM	DIMENDIONS	REMARKS
1	A	MAX. 1.60	OVERALL HEIGHT
2	A1	0.1±0.05	STANDOFF
3	A2	1.40±0.05	PKG THICKNESS
4	D	9.00±0.20	LEAD TIP TO TIP
5	D1	7.00±0.10	PKG LENGTH
6	E	9.00±0.20	LEAD TIP TO TIP
7	E1	7.00±0.10	PKG WDT
8	L	0.60±0.15	FOOT LENGTH
9	L1	1.00 REF	LEAD LENGTH
10	T	0.15	LEAD THICKNESS
11	T1	0.127±0.03	LEAD BASE METAL THICKNESS
12	a	0°~7°	FOOT ANGLE
13	b	0.22±0.02	LEAD WIDTH
14	b1	0.20±0.03	LEAD BASE METAL WIDTH
15	e	0.50 BASE	LEAD PITCH
16	H(REF.)	(5.50)	CUM. LEAD PITCH
17	aaa	0.2	PROFILE OF LEAD TIPS
18	bbb	0.2	PROFILE OF MOLD SURFACE
19	ccc	0.08	FOOT COPLANARITY
20	ddd	0.08	FOOT POSITION


注意：尺寸以毫米表示

图 24 LQFP48, 7×7mm 焊接 Layout 建议




注意：尺寸以毫米表示

图 25 LQFP48-48 引脚, 7×7mm 标识图



6.3 QFN48 封装图

图 26 QFN48 封装图




注：图不是按比例绘制。

表格 54 QFN48 封装数据

SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	0.70	0.75	0.80
A1	0	0.02	0.05
b	0.20	0.25	0.30
c	0.203REF		
e	0.50BSC		
D	6.90	7.00	7.10
D2	5.50	5.60	5.70
E	6.90	7.00	7.10
E2	5.50	5.60	5.70
L	0.35	0.40	0.45


注：尺寸单位为毫米。

图 27 QFN48 焊接 Layout 建议




注：尺寸单位为毫米。

图 28 QFN48-48 引脚 7×7mm 标识图



6.4 LQFP32 封装图

图 29 LQFP32 封装图




注：图不是按比例绘制。

表格 55 LQFP32 封装数据

S/N	SYM	DIMENSIONS	REMARKS
1	A	MAX.1.6	OVERALL HEIGHT
2	A2	1.40 ± 0.05	PKG THICKNESS
3	D	9.00 ± 0.20	LEAD TIP TO TIP
4	D1	7.00 ± 0.10	PKG LENGTH
5	E	9.00 ± 0.20	LEAD TIP TO TIP
6	E1	7.00 ± 0.10	PKG WIDTH
7	L	0.60 ± 0.15	FOOT LENGTH
8	L1	1.00 REF.	LEAD LENGTH
9	E	0.80 BASE	LEAD PITCH
10	H(REF.)	(5.60)	GUM.LEAD PITCH
11	b	$0.370 \pm 0.080/0.070$	LEAD WIDTH

注：以英寸为单位的值从 mm 转换为 4 位小数。

图 30 LQFP32 焊接 Layout 建议




注：尺寸单位为毫米。

图 31 LQFP32 - 32 引脚，9 x 9mm 封装标识



6.5 QFN32 封装图

图 32 QFN32 封装图



注：图不是按比例绘制。


表格 56 QFN32 封装数据

SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	0.5	0.55	0.6
A1	0	0.02	0.05

SYMBOL	MILLIMETER		
b	0.19	0.24	0.29
D	4.9	5	5.1
D2	3.4	3.5	3.6
e	0.50BSC		
Nd	3.50BSC		
E	4.9	5	5.1
E2	3.4	3.5	3.6
Ne	3.50BSC		
L	0.35	0.4	0.45

注：尺寸单位为毫米。

图 33 QFN32 焊接 Layout 建议




注：尺寸单位为毫米。

图 34 QFN32 - 32 引脚，5 x 5mm 封装标识



6.6 QFN28 封装图

图 35 QFN28 封装图




注：图不是按比例绘制。

表格 57 QFN28 封装数据

SYMBOL	MILLIMETER		
	MIN	NOM	MAX
A	0.70	0.75	0.80
A1	0	0.02	0.05
b	0.15	0.20	0.25
c	0.18	0.20	0.25
D	3.90	4.00	4.10
D2	2.70	2.80	2.90
e	0.40 BSC		
E	3.90	4.00	4.10
E2	2.70	2.80	2.90
L	0.30	0.35	0.40


注：尺寸单位为毫米。

图 36 QFN28 焊接 Layout 建议




注：尺寸单位为毫米。

图 37 QFN28 - 28 引脚，4 x 4mm 封装标识



6.7 TSSOP20 封装图

图 38 TSSOP20 封装图



注：图不是按比例绘制。

表格 58 QFN28 封装数据

SYMBOL	Dimensions in Millimeters		Dimensions in Inches	
	MIN	MAX	MIN	MAX
D	6.400	6.600	0.252	0.259
E	4.300	4.500	0.169	0.177
b	0.190	0.300	0.007	0.012
c	0.090	0.200	0.004	0.008
E1	6.250	6.550	0.246	0.258
A	-	1.200	-	0.047
A2	0.800	1.000	0.031	0.039
A1	0.050	0.150	0.002	0.006
e	0.65 (BSC)		0.026 (BSC)	
L	0.500	0.700	0.020	0.028
H	0.25 (TYP)		0.01 (TYP)	
θ	1	7	1	7

图 39 TSSOP20 焊接 Layout 建议





图 40 TSSOP20 – 20 引脚，4.4 x 6.5mm 封装标识




7 包装信息

7.1 带状包装


图 41 带状包装规格图



Quadrant Assignments for PIN1 Orientation in Tape



Reel Dimensions



所有照片仅供参考，外观以产品为准。


表格 59 带状包装参数规格表


Device	Package Type	Pins	SPQ	Reel Diameter (mm)	A0 (mm)	B0 (mm)	K0 (mm)	W (mm)	Pin1 Quadrant
APM32E030R8T6	LQFP	64	1000	330	12.35	12.35	2.2	24	Q1
APM32E030C8T6	LQFP	48	2000	330	9.3	9.3	2.2	16	Q1
APM32E030C8T7	LQFP	48	2000	330	9.3	9.3	2.2	16	Q1
APM32E030K8T6	LQFP	32	2000	330	9.3	9.3	2.2	16	Q1
APM32E030K8U6	QFN	32	5000	330	5.3	5.3	0.8	12	Q1
APM32E030F8P6	TSSOP	20	4000	330	6.7	6.7	1.3	16	Q1

注意：SPQ=最小包装数量

7.2 托盘包装

图 42 托盘包装示意图





所有照片仅供参考，外观以产品为准


表格 60 托盘包装参数规格表

Device	Package Type	Pins	SPQ	X-Dimension (mm)	Y-Dimension (mm)	X-Pitch (mm)	Y-Pitch (mm)	Tray Length (mm)	Tray Width (mm)
APM32E030R8T6	LQFP	64	1600	12.3	12.3	15.2	15.7	322.6	135.9
APM32E030C8T6	LQFP	48	2500	9.7	9.7	12.2	12.6	322.6	135.9
APM32E030C8T7	LQFP	48	2500	9.7	9.7	12.2	12.6	322.6	135.9
APM32E030K8T6	LQFP	32	2500	9.7	9.7	12.2	12.6	322.6	135.9
APM32E030C8U6	QFN	48	4900	6.25	6.25	8.8	9.2	322.6	135.9
APM32E030K8U6	QFN	32	4900	5.2	5.2	8.7	9.0	322.6	135.9
APM32E030G8U6	QFN	28	4900	4.2	4.2	8.8	9.2	322.6	135.9

注意：SPQ=最小包装数量

7.3 料管包装

图 43 料管包装示意图



所有照片仅供参考，外观以产品为准


表格 61 料管包装参数规格表

Device	Package Type	Pins	Qty Per Tube	SPQ	L (mm)	W (mm)	H (mm)
APM32E030F8P6	TSSOP	20	46	14720	327	8.5	3.2

注意：SPQ=最小包装数量

8 订货信息

图 44 产品命名规则



表格 62 订货信息列表

订货编码	FLASH (KB)	SRAM (KB)	封装	SPQ	温度范围
APM32E030R8T6-R	64	8	LQFP64	1000	工业级 -40°C~85°C
APM32E030C8T6-R	64	8	LQFP48	2000	工业级 -40°C~85°C
APM32E030C8T7-R	64	8	LQFP48	2000	工业级 -40°C~105°C
APM32E030K8T6-R	64	8	LQFP32	2000	工业级 -40°C~85°C
APM32E030K8U6-R	64	8	QFN32	5000	工业级 -40°C~85°C
APM32E030F8P6-R	64	8	TSSOP20	4000	工业级 -40°C~85°C
APM32E030R8T6	64	8	LQFP64	1600	工业级 -40°C~85°C
APM32E030C8T6	64	8	LQFP48	2500	工业级 -40°C~85°C
APM32E030C8T7	64	8	LQFP48	2500	工业级 -40°C~105°C
APM32E030K8T6	64	8	LQFP32	2500	工业级 -40°C~85°C
APM32E030C8U6	64	8	QFN48	4900	工业级 -40°C~85°C
APM32E030K8U6	64	8	QFN32	4900	工业级 -40°C~85°C
APM32E030G8U6	64	8	QFN28	4900	工业级 -40°C~85°C
APM32E030F8P6-T	64	8	TSSOP20	14720	工业级 -40°C~85°C

注意：SPQ=最小包装数量

9 常用功能模块命名

表格 63 常用功能模块命名

全称	简称
复位管理单元	RMU
时钟管理单元	CMU
复位和时钟管理	RCM
外部中断	EINT
通用 IO	GPIO
复用 IO	AFIO
唤醒控制器	WUPT
蜂鸣器	BUZZER
独立看门狗定时器	IWDT
窗口看门狗定时器	WWDT
定时器	TMR
CRC 控制器	CRC
电源管理单元	PMU
DMA 控制器	DMA
模拟数字转换器	ADC
实时时钟	RTC
外部存储控制器	EMMC
控制器局域网络	CAN
I2C 接口	I2C
串行外设接口	SPI
通用异步收发器	UART
通用异步同步收发器	USART
闪存接口控制单元	FMC

10 版本历史

表格 64 文件版本历史

日期	版本	变更历史
2024.11	1.0	新建
2025.2	1.1	更新电气特性数据
2025.6	1.2	(1) 增加上电/掉电特性

声明

本手册由珠海极海半导体有限公司（以下简称“极海”）制订并发布，所列内容均受商标、著作权、软件著作权相关法律法规保护，极海保留随时更正、修改本手册的权利。使用极海产品前请仔细阅读本手册，一旦使用产品则表明您（以下称“用户”）已知悉并接受本手册的所有内容。用户必须按照相关法律法规和本手册的要求使用极海产品。

1、权利所有

本手册仅应当被用于与极海所提供的对应型号的芯片产品、软件产品搭配使用，未经极海许可，任何单位或个人均不得以任何理由或方式对本手册的全部或部分内容进行复制、抄录、修改、编辑或传播。

本手册中所列带有“®”或“™”的“极海”或“Geehy”字样或图形均为极海的商标，其他在极海产品上显示的产品或服务名称均为其各自所有者的财产。

2、无知识产权许可

极海拥有本手册所涉及的全部权利、所有权及知识产权。

极海不应因销售、分发极海产品及本手册而被视为将任何知识产权的许可或权利明示或默示地授予用户。

如果本手册中涉及任何第三方的产品、服务或知识产权，不应被视为极海授权用户使用前述第三方产品、服务或知识产权，也不应被视为极海对第三方产品、服务或知识产权提供任何形式的保证，包括但不限于任何第三方知识产权的非侵权保证，除非极海在销售订单或销售合同中另有约定。

3、版本更新

用户在下单购买极海产品时可获取相应产品的最新版的手册。

如果本手册中所述的内容与极海产品不一致的，应以极海销售订单或销售合同中的约定为准。

4、信息可靠性

本手册相关数据经极海实验室或合作的第三方测试机构批量测试获得，但本手册相关数据难免会出现校正笔误或因测试环境差异所导致的误差，因此用户应当理解，极海对本手册中可能出现的该等错误无需承担任何责任。本手册相关数据仅用于指导用户作为性能参数参照，不构成极海对任何产品性能方面的保证。

用户应根据自身需求选择合适的极海产品，并对极海产品的应用适用性进行有效验证和测试，以确认极海产品满足用户自身的需求、相应标准、安全或其它可靠性要求；若因用户未充分对极海产品进行有效验证和测试而致使用户损失的，极海不承担任何责任。

5、合规要求

用户在使用本手册及所搭配的极海产品时，应遵守当地所适用的所有法律法规。用户应了解产品可能受到产品供应商、极海、极海经销商及用户所在地等各国有关出口、再出口或其它法律的限制，用户（代表其本身、子公司及关联企业）应同意并保证遵守所有关于取得极海产品及 / 或技术与直接产品的出口和再出口适用法律与法规。

6、免责声明

本手册由极海“按原样”（as is）提供，在适用法律所允许的范围内，极海不提供任何形式的明示或暗示担保，包括但不限于对产品适销性和特定用途适用性的担保。

极海产品并非设计、授权或担保适合用于军事、生命保障系统、污染控制或有害物质管理系统中的关键部件，亦非设计、授权或担保适合用于在产品失效或故障时可导致人员受伤、死亡、财产或环境损害的应用。

如果产品未标明“汽车级”，则表示不适用于汽车应用。如果用户对产品的应用超出极海提供的规格、应用领域、规范，极海不承担任何责任。

用户应该确保对产品的应用符合相应标准以及功能安全、信息安全、环境标准等要求。用户对极海产品的选择和使用负全部的责任。对于用户后续在针对极海产品进行设计、使用的过程中所引起的任何纠纷，极海概不承担责任。

7、责任限制

在任何情况下，除非适用法律要求或书面同意，否则极海和/或以“按原样”形式提供本手册及产品的任何第三方均不承担损害赔偿赔偿责任，包括任何一般、特殊因使用或无法使用本手册及产品而产生的直接、间接或附带损害（包括但不限于数据丢失或数据不准确，或用户或第三方遭受的损失），这涵盖了可能导致的人身安全、财产或环境损害等情况，对于这些损害极海概不承担责任。

8、适用范围

本手册的信息用以取代本手册所有早期版本所提供的信息。

©2025 珠海极海半导体有限公司 – 保留所有权利